Entwurfskonzept

Zunächst wurde ein abstrakter Entwurf des Systems geplant. Kernstücke des Systems sind sowohl der Intel Arria10-FPGA, auf dem die Videoverarbeitung implementiert wird, als auch die Bitec FMC-Daughtercard, die die Schnittstelle nach außen darstellt.

VideoSig: Architekturüberblick

Durch einen von Intel bzw. Bitec zur Verfügung gestellten RX-IP-Core kann der DisplayPort-Videostream von der Daughtercard empfangen und in ein zur Verarbeitung geeignetes Videoformat umgewandelt werden. Diese Videodaten können dann von eigenen oder von Intel gelieferten Videoverarbeitungscores (VIP) bearbeitet werden und schließlich durch einen Bitec-TX-IP-Core wieder an die Daughtercard oder den Onboard-DisplayPort-Anschluss gesendet werden, um die Videodaten weiterzugeben.

Sämtliche VIP-Cores können dabei über ein Avalon-Memory-Mapped-Interface implementieren, das die Konfiguration der Videoverarbeitung zur Laufzeit, z.B. über Firmware in einem Nios-II Softprozessor oder im ARM-HPS, ermöglicht.

< Aufgabenstellung | Inbetriebnahme >