Die Designs, die in neueren Quartus-Versionen verfügbar sind, werden nur für Arria10-GX unterstützt und müssen manuell auf das Arria10-SoC-Board portiert werden. Dazu werden von Quartus gewisse IP-Cores ausgetauscht und die Pin-Assignments müssen manuell erzeugt werden. Dadurch ergeben sich für ein “out-of-the-box”-Design bereits sehr viele Änderungen vor einer Synthese, die Fehler nach sich ziehen können, die schwierig zu finden sind.
Dadurch, dass das System zum Großteil aus fertigen IP-Blöcken besteht, ist es schwierig, sowohl einen Überblick als auch ein tieferes Verständnis für das Design zu entwicklen. Hierbei muss man sich auf die mitgelieferte Dokumentation verlassen, die allerdings fehlende und teilweise falsche Information beinhält. Zusätzlich gibt es den DisplayPort-IP-Core in 2 verschiedenen Varianten, einer mit Quartus mitgelieferten Intel-Version und einer Bitec-Version, deren Unterschiede ebenfalls nicht dokumentiert sind.
Darüber hinaus konnte während dem Projekt nicht auf Support-Ressourcen der Anbieterfirmen zurückgegriffen werden. Von Intel wurde kein Support geleistet, Bitec leistete erst nach wiederholtem drängen Support, und dann trotzdem nur mit mäßigem Aufwand.
Wie bei vielen Hardware-Designs gestaltete sich auch das Testen und die Verifikation als mühsam. Die zur Verfügung gestellte Simulationsumgebung ist zwar hilfreich, aber sehr langsam. Die Synthese eines neuen Entwurfes dauert etwa 50 Minuten auf einem modernen Rechner und benötigt mehr als 8 GB Arbeitsspeicher um überhaupt erfolgreich zu enden.